module NIddr_1 (
	clock,
	io_input_data,
	io_output_data_0
);
	input clock;
	input io_input_data;
	output wire io_output_data_0;
	IDDR iddrs_0(
		.CLK(clock),
		.D(io_input_data),
		.Q0(io_output_data_0),
		.Q1()
	);
endmodule